UART

开源:https://github.com/WangXuan95/FPGA-UART

• 时钟是根基：为采样和通信提供时间基准。

• 采样率面向模拟世界：遵循奈奎斯特准则，由 ADC 时钟控制。

• 波特率面向数字通信：描述符号传输速度，与时钟分频直接相关。

• 设计要点：

  • ADC 设计：采样率 ≥ 2 × 信号最大频率。

  • 通信设计：波特率需收发双方一致，时钟分频需精确。

  • 性能瓶颈：时钟抖动会降低 ADC 精度；波特率误差会导致通信错误。

采样率设置步骤

步骤1：确定信号最高频率 fmaxfmax​

• 方法：

  • 理论分析（如通信信号带宽）

  • 实测频谱（用频谱仪/FFT分析原始信号）

  • 查传感器/信号源文档（如ECG信号典型 fmax≈150Hzfmax​≈150Hz）

步骤2：选择抗混叠滤波器

• 目标：滤除 >fmax>fmax​ 的频率分量。

• 滤波器类型：模拟低通滤波器（位于ADC之前）。

• 截止频率 fcfc​：设为 fmaxfmax​。

• 过渡带要求：

  • 滤波器阶数越高 → 过渡带越陡 → 可降低对采样率的要求。

  • 例：若滤波器在 1.2fc1.2fc​ 处衰减至 -60dB，则采样率可选 fs≈2.5fcfs​≈2.5fc​。

步骤3：计算最小采样率

• 公式：fs=k×fmaxfs​=k×fmax​

  • kk 的取值：

    应用场景	kk 范围	说明
    高保真音频	2.2 ~ 2.5	CD标准 44.1 kHz (k≈2.2 @20kHz)
    工业振动监测	4 ~ 10	捕捉瞬态冲击
    通信基带信号	2.5 ~ 4	留滤波余量
    生物电信号（EEG/ECG）	5 ~ 10	避免高频干扰混叠